应用于逻辑核的BIST关键技术研究

摘要：

随着集成电路工艺进入深亚微米阶段后,电路复杂度的不断提高,特别是片上系统的不断发展,主要包括验证测试和制造测试的芯片测试,正在面临着巨大的挑战,传统的使用自动测试设备的测试方法越来越不能满足测试需要.各种用于提高芯片可测试性的可测性设计方法被提出,其中逻辑内建自测试方法已经被证明为大规模集成电路(VLSI)和SOC测试的一项有效的可测试性设计方法.文章首先对Logic BIST的基本原理结构进行介绍,然后对其在实践应用中的一些难点问题进行详细分析,最后给出针对一款高性能通用处理器实验的结果.

关键词：可测性设计、逻辑内建自测试、测试点插入

所属期刊栏目：31

分类号：TP391.76(计算技术、计算机技术)

资助基金：中国科学院资助项目90207002;60242001;北京市科研项目H020120120130;中国科学院基础研究项目20036160

在线出版日期：2006-01-12（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：55-57