SoC芯片STA的时钟约束问题研究

摘要：

随着集成电路的飞速发展,芯片能否进行全面成功的静态时序分析已成为其保证是否能正常工作的关键.该文结合一款面向个人信息处理终端的SoC芯片探讨了静态时序分析(STA)流程中时钟约束的关键技术问题,对未来基于静态时序分析进行SoC芯片的优化设计有重要的参考价值.

关键词：SoC设计、时钟问题、静态时序分析

所属期刊栏目：31

分类号：TN47(微电子学、集成电路（IC）)

资助基金：国家高技术研究发展计划863计划2003AA1Z1350

在线出版日期：2005-10-20（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：50-52