一种消除内存访问等待的DSP内存控制设计

摘要：

随着数字信号处理器主频的不断提高,其中的运算单元已由单层流水线结构向多层流水线结构变辽.但随之带来了访问内存时出现等待周期的问题.文章提出了读写分层及硬件写回缓冲的设计,消除了访存单元等待周期,使访存单元获得100%的工作效率.

关键词：数字信号处理器、内存控制单元、写回缓冲、读写操作

所属期刊栏目：31

分类号：TP302(计算技术、计算机技术)

资助基金：国家高技术研究发展计划863计划2002AAIZ

在线出版日期：2005-04-21（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：38-40