千兆以太网CRC的算法与VLSI设计与实现

摘要：

介绍了CRC的数学原理及具体在以太网中的算法与VLSI实现方式.以CRC-8为例,介绍了串行结构实现及并行输入的推导,并给出了Verilog HDL编程及相关技术.串行移位结构的数据吞吐量无法满足千兆以太网IGbps的要求,设计了一种8bits的并行VLSI结构,用0.25μmCMOS单元库综合后得出数据吞吐量达到2Gbps,完全满足要求.

关键词：CRC、多项式生成、串行、并行、数据位宽

所属期刊栏目：31

分类号：TP393.11(计算技术、计算机技术)

资助基金：上海市应用材料研究与发展基金0210

在线出版日期：2005-03-24（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：215-217