10.3969/j.issn.1000-3428.2005.02.058
一种AES算法的快速硬件实现
介绍了一种用FPGA来快速实现硬件IP核的AES算法的方法,采用Xilinx 公司的Virtex XCV-1000-6器件,并给出了时序仿真图,结果表明了其有效性.
AES、IP、集成的系统芯片
31
TP309(计算技术、计算机技术)
2005-03-09(万方平台首次上网日期,不代表论文的发表时间)
共3页
154-156
点击收藏,不怕下次找不到~
10.3969/j.issn.1000-3428.2005.02.058
AES、IP、集成的系统芯片
31
TP309(计算技术、计算机技术)
2005-03-09(万方平台首次上网日期,不代表论文的发表时间)
共3页
154-156
国家重点研发计划“现代服务业共性关键技术研发及应用示范”重点专项“4.8专业内容知识聚合服务技术研发与创新服务示范”
国家重点研发计划资助 课题编号:2019YFB1406304
National Key R&D Program of China Grant No. 2019YFB1406304
©天津万方数据有限公司 津ICP备20003920号-1
违法和不良信息举报电话:4000115888 举报邮箱:problem@wanfangdata.com.cn