高速多路实时数据采集处理系统设计

摘要：

介绍了以CPLD为核心处理芯片的多路数据采集系统的实现方法.该系统通过高速状态机直接将采样数据储存到高速缓冲SRAM阵列中,然后再转存至低速存储器(SDRAM)中,再由CPLD构成的滤波器进行数据处理,整个系统由CPLD和单片微控制器进行联合控制.采用3块TI公司的8位80MSPS的高速单流水线A/D芯片TLV5580采集数据,通过延迟流水采样技术可实现对24路通道,最高采样率为240MHz的模拟信号的采集和处理;采用ALTERA公司的CPLD芯片EPF10K10AFC256-1实现数据处理.通过仿真和调试运行,验证了复杂的数据处理过程被大大简化了,整个系统高速、紧凑,具有良好的抗干扰性.

关键词：CPLD、滤波器、SRAM缓冲阵列、高速数据采集

所属期刊栏目：30

分类号：TP302(计算技术、计算机技术)

资助基金：江苏省高校高新技术产业发展项目030420601

在线出版日期：2005-01-20（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：180-182