10.3969/j.issn.1000-3428.2004.22.069
一种新型快速纠二错BCH码译码器的设计
对一种占用硬件资源最少的码长为n=2m-1的纠二错二进制BCH码译码器电路进行了改进,使其能用于信道的连续译码,并对算法中的关键点S3(x)查找表的实现提出一种新的简单方法.
BCH码、硬件译码器、逐位判断逐位纠正算法
30
TP302(计算技术、计算机技术)
2004-12-16(万方平台首次上网日期,不代表论文的发表时间)
共3页
178-180
点击收藏,不怕下次找不到~
10.3969/j.issn.1000-3428.2004.22.069
BCH码、硬件译码器、逐位判断逐位纠正算法
30
TP302(计算技术、计算机技术)
2004-12-16(万方平台首次上网日期,不代表论文的发表时间)
共3页
178-180
国家重点研发计划“现代服务业共性关键技术研发及应用示范”重点专项“4.8专业内容知识聚合服务技术研发与创新服务示范”
国家重点研发计划资助 课题编号:2019YFB1406304
National Key R&D Program of China Grant No. 2019YFB1406304
©天津万方数据有限公司 津ICP备20003920号-1
违法和不良信息举报电话:4000115888 举报邮箱:problem@wanfangdata.com.cn