哈佛体系结构的Cache控制器设计

摘要：

对所设计的Cache控制器的地址映像、Cache Memory的访问流程以及Cache的替换算法和写策略进行了介绍,并分析了IU与Cache控制器的一致性及猝发访问的产生等设计中的关键问题.该设计已嵌入到Lilac系统的设计中,通过了FPGA原型验证并用TSMC 0.25μmCMOS工艺流片.

关键词：哈佛体系结构、ICache、DCache、控制器、猝发访问

所属期刊栏目：30

分类号：TP303(计算技术、计算机技术)

资助基金：国防科研项目

在线出版日期：2004-12-16（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：37-39