10.3969/j.issn.1000-3428.2002.05.081
VHDL RT级可测性检查和改进
在VHDL RT级综合的基础上,提出了在RT级进行电路可测性检查和改进方法.与一般的可测性分析方法不同,该文不是基于对电路的可控制性和可观察性的量化分析,而是通过检查和改进可测性不佳的局部设计,使得整体电路的可测性得到提升,达到高故障覆盖率.
可测性设计、可测性综合、寄存器传输级、VHDL
28
TP31;TN47(计算技术、计算机技术)
2004-01-08(万方平台首次上网日期,不代表论文的发表时间)
共3页
208-210