数模混合片上系统模拟芯核并行测试结构

摘要：

为了减少测试成本,基于片上数字化的思想,提出复用片上DAC和ADC数模混合片上系统模拟芯核并行测试结构.自保持模拟测试接口可暂存模拟测试激励和测试响应,减少每个测试端口添加的DAC和ADC所产生的额外面积开销,实现芯核级多端口测试和系统级的多核并行测试.采用流水线式并行测试结构减少DAC输出测试激励的等待时间;并进一步分析了模拟测试外壳的测试成本评价方法和优化问题数学模型,在此基础上设计测试成本优化算法,得到优化的模拟测试外壳组分配方案.实验结果表明,文中提出的模拟芯核测试结构对精度的影响小于0.25%,对测试时间可优化40%以上.

关键词：数模混合片上系统、模拟芯核、自保持模拟测试接口、流水线式并行测试、测试成本

所属期刊栏目：22

分类号：TP391.76A(计算技术、计算机技术)

资助基金：国家自然科学基金60633060,60773142;国家"九七三"重点基础研究发展规划项目2005CB321604;教育部博士点专项基金资助项目20070003122

在线出版日期：2011-01-28（万方平台首次上网日期，不代表论文的发表时间）

页数：共9页

页码：2004-2012