10.3321/j.issn:1003-9775.2007.01.020
基于布通率的FPGA装箱算法
提出一种基于FPGA布通率的装箱算法.选择连接因子最小的节点作为种子节点;采用基于布通率的启发式函数来选择最合适的逻辑单元(LE)装箱到可配置逻辑单元(CLB)内部.可以同时减少装箱后CLB之间的线网数和CLB引脚的外部使用率,从而减少布线所需的通道数.该算法和已有算法相比较,线网数和布线通道数都减少约30%. 算法的时间复杂度仍然是线性的.
现场可编程逻辑门阵列、布通率、装箱
19
TP2(自动化技术及设备)
上海应用材料科技合作共同计划项目AM0406;复旦大学校科研和教改项目JKH1203001
2007-03-05(万方平台首次上网日期,不代表论文的发表时间)
共6页
108-113