10.3321/j.issn:1003-9775.2001.04.001
一种在VLSI电路物理设计中减小串扰的优化算法
通过研究调整线段和线间距对串扰的影响,提出了一种在布线时通过采取作线段摄动和压缩线间距的措施来减小串扰的优化算法.计算机仿真结果表明,该算法能有效地减少芯片中的串扰.此外,可预期算法能应用于布线区域不规则的情形.
VLSI电路物理设计、详细布线、串扰优化、线段摄动、线间距压缩
13
TP3(计算技术、计算机技术)
中国博士后科学基金;四川省科技厅资助项目
2004-01-08(万方平台首次上网日期,不代表论文的发表时间)
共5页
289-293