基于时钟周期的VHDL模拟算法

摘要：

为了提高VHDL模拟器运行速度,使用了一种基于周期算法.这种算法利用同步电路的特点,通过忽略周期内部的定时信息得到很高的模拟性能.其缺点是这种算法只适用于同步描述.在实现VHDL模拟器过程中,设计了基于周期算法模拟核心和事件驱动算法模拟核心,对同步描述和非同步描述分别使用不同的模拟核心模拟,体现了协同模拟概念.经过实验,可知基于周期算法可以比较显著地提高VHDL模拟器速度.

关键词：VHDL模拟器、事件驱动算法、基于周期算法、编排级数算法、时钟压缩算法

所属期刊栏目：11

分类号：TP3(计算技术、计算机技术)

资助基金：科技部专项基金96738010205

在线出版日期：2004-01-08（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：538-541