FPGA中单指数核信号梯形成形算法优化与实现

摘要：

数字多道脉冲幅度分析器是核谱仪的基本器件,而梯形成形则是数字多道脉冲幅度分析器的关键部分.在实际中,核脉冲信号会掺杂噪声干扰,产生基线漂移和弹道亏损,影响测量结果,针对噪声影响,对单指数核信号梯形成形算法在FPGA进行优化与实现.首先,对理想单脉冲负指数核信号的梯形成形编写基于Z变换的算法程序进行仿真,确定出较好的成形参数;然后运用模型开发工具,设计搭建了一般核脉冲梯形成形平台和模块化级联型结构核脉冲梯形成形平台,对两种不同脉冲梯形成形平台进行比较分析,并对级联型结构平台进行了结构抗噪性改进;同时设计了一个FIR低通滤波器对噪声进行滤除,降低噪声影响;最后将算法移植到FPGA上,利用Quartus Prime和Modelsim软件仿真验证,完成了数字多道梯形成形算法在FPGA的分析改进与设计,结果表明,优化后的梯形成形算法抗噪性强,噪声滤除效果好,基线漂移减少.

关键词：核脉冲、梯形成形、级联结构、现场可编程门阵列、多道脉冲幅度分析器

所属期刊栏目：40

分类号：TP391.9(计算技术、计算机技术)

资助基金：国家自然科学基金;江西省重点研发计划;江西省放射性地学大数据技术实验室开放基金

在线出版日期：2023-11-02（万方平台首次上网日期，不代表论文的发表时间）

页数：共6页

页码：344-349