嵌入式系统中锁存器电路节能设计仿真研究

摘要：

对嵌入式系统中锁存器电路进行节能设计,能够有效提升系统的稳定性.对锁存器电路的节能设计时,由于系统需要调整空闲时间,导致得到的系统最小能耗值不准确.传统方法将锁存器电路状态差异度作为适应度函数,约束系统最小能耗值的波动,但迭代次数过多,导致节能效果不理想.提出基于禁忌策略的嵌入式系统中锁存器电路节能设计模型.组建嵌入式系统锁存器电路动态能耗模型,给出嵌入式系统运行周期内电路开关电容、电源电压以及频率之间的关系,得到电路电压转换消耗的转换能量,建立锁存器电路电压调度任务的优先序列,利用禁忌搜索策略通过调整已有调度增加任务的空闲时间,得到嵌入式电路系统最小能耗值,组建嵌入式系统中锁存器电路节能设计模型.仿真结果表明,所提模型设计的锁存器电路具有较好的瞬态特性和更低的功耗.

关键词：嵌入式系统、锁存器电路、节能设计模型

所属期刊栏目：34

分类号：TN432(微电子学、集成电路（IC）)

资助基金：吉林市科技计划项目2015334003;吉林省科技发展计划项目20150441003SC

在线出版日期：2017-10-11（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：285-288