嵌入式图形处理器中几何变换引擎的设计

摘要：

针对嵌入式系统处理三维图形时需要良好的实时性要求,提出使用专用嵌入式图形处理器负责图形处理,用以缓解CPU负担,提高处理速度的解决方法.几何变换引擎位于图形处理器内部图形流水线的第一级,负责处理三维图形在空间坐标系中的位置变换.设计了几何变换引擎的架构模型,采用Verilog HDL实现引擎的IP软核,并在Modelsim和QuartusⅡ环境中完成IP核的功能仿真与时序验证.综合后,IP核占用FPGA资源为9715逻辑单元,单顶点的处理时间为160ns,实现处理图形几何变换的任务,达到预期设计要求.

关键词：图形处理器、变换引擎、逻辑单元

所属期刊栏目：27

分类号：TP317.4(计算技术、计算机技术)

资助基金：江苏省大学生实践创新训练计划立项项目苏高教2007-17号

在线出版日期：2010-04-19（万方平台首次上网日期，不代表论文的发表时间）

页数：共5页

页码：206-209,230