10.3969/j.issn.1006-9348.2008.12.082
基于DCME算法的RS译码器设计
研究了一种改进的RS(Reed-Solomon)时域译码器.分别使用MATLAB和QuartusⅡ软件设计了GF(2M)上的加法、乘法、求逆运算模块,并以这模块为基础,采用修正的欧儿里得算法DCME(Degree Computationless Modified Euclid)与有限域上快速傅立叶变换算法相结合的思想,实现了BS的软、硬件详码.在此基础上以具有3个符号纠错能力的BS(15,9)译码器为例,完成了RS译码器的FPGA设计,并给出了译码过程中各步骤的仿真结果.仿真结果表明,此RS译码器运行效率高,满足实时通信传输需要;具有控制单元简单、模块结构规则,易于FPGA实现,可用于高速场合等特点.
修正欧几里德算法、里德-索罗蒙译码、现场可编程逻辑门阵列
25
TN919.3
2009-03-13(万方平台首次上网日期,不代表论文的发表时间)
共4页
325-328