基于数据采集的VHDL带通滤波

摘要：

针对纯硬件实现RC带通滤波具有很大的局限性,而HDL(硬件描述语言)具有高层次的自上而下的设计方法,为系统硬件设计提供了更大的灵活性,具有更高的通用性,能有效地缩短设计周期,减少生产成本[]1.文中简要介绍了一种VHDL实现通带为0.1s-0.4s的时域带通滤波器,该滤波器主要用于预处理数据位流,该数据位流是由同步数据传输延时补偿网络采集到的.为便于利用计算机进行1.5μs在线时序仿真,文中给出了通带为0.1μs-0.4μs的时域等效带通滤波时钟的VHDL设计实例,并利用时序矢量仿真波形初步分析了抖动容限[2],从而证实了该实例的正确与合理性.

关键词：数据采集、超高速集成电路硬件描述语言、带通滤波、抖动容限

所属期刊栏目：24

分类号：TP391.9(计算技术、计算机技术)

在线出版日期：2007-12-03（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：312-315