基于VHDL的浮点算法研究

摘要：

浮点运算是数字信号处理中最基本的运算,但因为现行EDA软件没有提供浮点运算功能,使其在FPGA中的实现却是个棘手问题.文中提出了一种基于VHDL的高精度浮点算法,并以9位实序列为例,通过浮点数表示、对阶操作、尾数运算以及规格化处理等步骤高效并准确地实现浮点加/减法、乘法、除法以及平方根等运算,最后在FPGA中下载并实现了上述浮点运算,并给出测试结果.测试数据表明:所设计的浮点算法在其浮点数位宽所对应的精度范围内,可以在FPGA上成功地实现包含加、减、乘、除及求平方根等各种浮点运算.

关键词：超高速集成电路硬件描述语言、浮点算法、现场可编程门阵列

所属期刊栏目：24

分类号：TN911.72

在线出版日期：2007-05-28（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：87-90