基于0.5 μm CMOS工艺的高速运放

摘要：

设计了高单位增益带宽积、大摆率、宽输出摆幅的运算放大器,该运算放采用了两级全差动结构.设计采用增加1个前馈放大级电路,以此产生1个左半平面零点并与第一个次极点相抵消的频率补偿方案,达到了环路稳定的要求.另外,提出一种新颖的共模反馈(CMFB)方案,使共模抑制比达到62 dB,电路采用CSMC公司的0.5 μm CMOS数模混合信号工艺设计并经过流片.测试结果表明,在单电源3.3 V电压下,运放的直流增益为65.5 dB,单位增益带宽积达350 MHz以及±2.7 V的输出摆幅.

关键词：运算放大器、高速、频率补偿、共模反馈、全差动

所属期刊栏目：7

分类号：TN432(微电子学、集成电路（IC）)

资助基金：浙江省重点科技计划项目2007 C 2102

在线出版日期：2009-03-13（万方平台首次上网日期，不代表论文的发表时间）

页数：共5页

页码：652-656