10.3969/j.issn.1007-080x.2013.08.015
基于FPGA的节日时钟倒计时控制系统设计
该节日时钟倒计时控制系统是以FPGA芯片EP2C5Q208C8为核心器件组成的一个倒计时系统,与传统门电路相比,受到的外界干扰较小,并且擦除后FPGA恢复成白片,内部逻辑关系消失,因此,FPGA能够反复使用.整个系统利用Quartus Ⅱ 11.0软件设计、编译、仿真,最后将程序写入FPGA黑金开发板(DB2C5),实现时钟倒计时控制与显示.
Quartus Ⅱ 11.0、EP2C5Q208C8、时钟倒计时、FPGA黑金开发板(DB2C5)
19
TU9;S68
2014-02-20(万方平台首次上网日期,不代表论文的发表时间)
共4页
77-80