极化码SCS译码器的FPGA实现

摘要：

随着通信技术的不断发展,极化码因其简洁的线性编码方式和优越的译码性能而在现代通信中占据重要地位,对极化码的译码器研究则具有极其重要的现实意义.论文研究极化码的编译码算法,并对SCS译码算法进行详细分析,提出了一种SCS译码器的FPGA实现方案.采用适于硬件实现的最小和算法和合理的量化方案,大胆提出双FIFO有序堆栈结构和单计算单元LLR计算结构的硬件设计,并设计合理的反馈模块以简化计算步骤.使用Verilog HDL语言在QuartusⅡ上进行模块编写后,调用Modelsim进行仿真,在系统时钟频率为600MHz的情况下,译码器的吞吐率可达12.49Mbps,资源利用率仅为4％.

关键词：极化码、SCS译码算法、堆栈结构、FPGA

所属期刊栏目：38

分类号：TN911

在线出版日期：2018-11-05（万方平台首次上网日期，不代表论文的发表时间）

页数：共6页

页码：98-103