一种基于FPGA的并行Viterbi译码器实现方案

摘要：

Viterbi算法是用于卷积码译码的一种最大似然译码算法,广泛应用于各种数据传输系统.文章提出了一种基于FPGA的并行Viterbi译码实现方法,能在有限的资源条件下获得较高的译码速度,适于在实时要求较高的场合应用.

关键词：卷积码、最大似然算法、Viterbi算法、FPGA(现场可编程门阵列)

所属期刊栏目：29

分类号：TN911.72

在线出版日期：2009-11-09（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：32-33,71