DTECS系统高速数字电路的信号完整性仿真设计

摘要：

为提高列车分布式网络控制系统的硬件可靠性,对高速数字电路的信号完整性问题进行了仿真研究.首先介绍了信号完整性仿真的方法和工具,然后通过DDR仿真实例,在波形分析、端接匹配分析、串扰分析、同步开关噪声分析等方面,详细论述了信号完整性的仿真策略.试验测试结果表明,测试波形信号完整性良好,仿真结果和测试结果相吻合,验证了该仿真方法的可靠性和实用性.

关键词：信号完整性、高速数字电路、DDR、端接匹配、串扰、列车分布式网络控制系统(DTECS)

分类号：TP391.9;TP393(计算技术、计算机技术)

在线出版日期：2014-09-01（万方平台首次上网日期，不代表论文的发表时间）

页码：48-52