10.3969/j.issn.2095-2457.2014.31.138
在数字逻辑课程教学中引入VHDL的方法
数字逻辑课程讲授内容一般是基于SSI、MSI等标准芯片进行分析和设计,而且实验环节也是基于SSI、MSI的硬实验台,这种实验台不易做成开放性,实验准备和实验内容设计都不灵活,也受到SSI,MSI所供器件的限制。笔者把讲授VHDL程序设计课程和讲授数字逻辑课程及数字逻辑实验结合起来,在数字逻辑课程讲授中引入VHDL语言的方法,并且在实验环境上尝试把硬实验台逐步改变成软实验台环境。这种方案可完全克服硬实验台环境的不足,易于实现开放实验教学和网上教学。
数字逻辑、VHDL、软实验台、功能仿真
G64;G4
2014-11-25(万方平台首次上网日期,不代表论文的发表时间)
共2页
174-175