高速低功耗CMOS动态锁存比较器的设计

摘要：

提出一种高速低功耗动态锁存比较器,电路包含预放大器、锁存比较器和SR 锁存器 3 部分.采用一种新的锁存比较器复位电路,该电路仅由一个P沟道金属氧化物半导体(PMOS)管构成,实现电荷的再利用,减小了延迟,降低了功耗.SR锁存器输入端口的寄生电容为锁存比较器的负载电容,对 SR 锁存器的输入端口进行改进,避免由于锁存比较器的负载电容失配导致的输入失调电压偏移的问题.电路采用 TSMC 0.18 μm 互补金属氧化物半导体(CMOS)工艺实现.结果表明:电源电压为1 .8 V,时钟频率为1 GHz时,比较器精度达0.3 mV;最大输入失调电压为8 mV,功耗为0.2 mW;该比较器具有电路简单易实现、功耗低的特点.

关键词：动态锁存比较器、互补金属氧化物半导体、高速低功耗、失调电压

所属期刊栏目：39

分类号：TN432(微电子学、集成电路（IC）)

资助基金：福建省科技计划重点项目2013H0029;福建省泉州市科技计划项目2013Z33;华侨大学研究生科研创新能力培育计划资助项目1511301027

在线出版日期：2018-08-15（万方平台首次上网日期，不代表论文的发表时间）

页数：共5页

页码：618-622