低抖动高线性压控振荡器设计与仿真分析

摘要：

设计一种应用于锁相环(PLL)电路的压控振荡器(VCO).该电路采用浮空电容结构,相对传统接地电容结构,可提高电容充放电幅值,减小时钟抖动.快速电平检测电路,使电路在未采用反馈和补偿的前提下,减小环路延时,从而实现高线性.电路采用CSMC 0.6μm CMOS标准工艺库实现.仿真结果表明:振荡频率为0.79,24,30 MHz时的相位噪声达到-128,-122,-120 dBc·Hz-1@1 MHz.通过调节外接电阻电容,使得电路在3～6 V电源电压下,输出100.0～3.0×107 MHz的矩形波,电路兼具低相位噪声和高线性特性.

关键词：锁相环、压控振荡器、浮空电容、相位噪声

所属期刊栏目：38

分类号：TN752.1(基本电子电路)

资助基金：福建省科技计划重点项目2013H0029;福建省泉州市科技计划项目2013Z33;华侨大学研究生科研创新能力培育计划资助项目1400201019

在线出版日期：2018-01-09（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：858-861