高电源噪声抑制比带隙基准源设计
采用CSMC 0.35μm工艺,通过在电源和带隙基准源电路间插入电流源缓冲级的方法,设计提高带隙基准源电源噪声抑制能力的带隙基准源.在最低工作电压不变的情况下,所设计的带隙基准电源大幅度提高了电路的电源抑制比,且功耗低.仿真结果表明:电源抑制比值为11o dB/40 dB,Iq=12 μA,Vmin=2.4 V,可作为模拟IP(知识产权)且易集成于单片系统中.
带隙基准源、电源噪声抑制比、低工作电压、低功耗、模拟IP
33
TN431.1(微电子学、集成电路(IC))
华侨大学科研基金资助项目10HZR05
2012-08-07(万方平台首次上网日期,不代表论文的发表时间)
共4页
265-268