FPGA的可靠时钟设计方案

摘要：

对于现场可编程门阵列(FPGA)常见的6种时钟设计,根据建立时间和保持时间的要求,按照同步设计原则,分别给出可靠的时钟设计方案.利用这些方案来设计FPGA的时钟,可以更容易完成FPGA的项目设计,使得FPGA系统更稳定、更可靠.

关键词：现场可编程门阵列、时钟设计、同步设计、建立时间、保持时间

所属期刊栏目：30

分类号：TN431.202(微电子学、集成电路（IC）)

资助基金：福建省自然科学基金资助项目A0640005;厦门市科技计划项目3502Z20073037, 3502Z20080010

在线出版日期：2009-12-28（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：720-722