基于冗余符号数的定点乘法器的设计

摘要：

为提高定点乘法器速度，减少乘法器面积，基于Radix-16冗余并行乘法器，将奇数倍部分积用冗余差分形式表示；将部分积的修正位与部分积进行压缩，减少了部分积数量；通过优化控制信号产生电路、Booth解码电路和二进制转换电路的结构，进一步减少了乘法器延时和面积。 TSMC 180 nm工艺下的Design Complier综合结果表明，改进后冗余乘法器的面积相对减少8％，延时相对减少11％。

关键词：乘法器、冗余、逻辑设计、解码、计算方法

分类号：TP332.22(计算技术、计算机技术)

资助基金：国家自然科学基金资助项目61274085

在线出版日期：2014-07-05（万方平台首次上网日期，不代表论文的发表时间）

页数：共8页

页码：27-34