MPEG-2视频解码的可变字长解码器的设计

摘要：

设计了一种适用于MPEG-2视频解码的可变字长解码器(VLD),根据数据流的特点进行了模块划分,减少硬件开销;根据MPEG-2变字长码表的特点,采用码字分割,减少码字的存储空间;采用并行移位器,使每个周期能处理一个码字.采用VERILOG语言进行描述并通过仿真,用FPGA硬件实现后实际放映DVD影碟得以验证.通过Synopsys 工具,用0.25 μm工艺库综合,最坏情况下(4.75 V,70 ℃)的工作时钟频率为150 MHz,设计电路规模为五十万门左右.FPGA工作频率为50 MHz.

关键词：专用集成电路、视频解码、变字长解码器、MPEG-2

所属期刊栏目：29

分类号：TP368(计算技术、计算机技术)

在线出版日期：2004-01-08（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：89-92