正弦内插算法的FPGA实现

摘要：

在设计实现数字存储示波器的过程当中,数字内插技术已经成为必须要掌握的重要技术之一.根据示波器的性能指标有效存储带宽,设计了一种基于正弦内插算法的数字内插方法.该数字内插方法中所有模块均利用Verilog语言在Altera的.FPGA芯片EP3C25E144C8上得到了实现和验证.该正弦内插算法中增采样的实现不同于传统方法中的补零法,而是采用数据保持的方法.介绍了正弦内插算法的详细推导、插值核的优化方法以及FPGA的具体实现,最后给出了整个设计分别在Matlab和ModelSim-Altera 6.6d下的仿真结果.

关键词：正弦内插算法、数字存储示波器、FPGA、Verilog HDL

所属期刊栏目：44

分类号：TN713(基本电子电路)

在线出版日期：2014-12-30（万方平台首次上网日期，不代表论文的发表时间）

页数：共5页

页码：94-98