基于CPLD的自适应频率捷变实现

摘要：

介绍一种基于CPLD的自适应频率捷变实现,阐述用VHDL进行设计的思想,VHDL在QuartusII开发平台上的应用与设计流程,给出了Altera 公司CPLD之EP1C12Q240I7实现的方法.整个系统设计简洁明了,高效快捷,经过某装备验证了其有效性,对于雷达的抗干扰具有现实的借鉴意义.

关键词：VHDL、复杂可编程逻辑器件、自适应频率捷变

所属期刊栏目：37

分类号：TN911.72;TN95;TP322.1

在线出版日期：2009-03-13（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：90-93