基于嵌入式技术的B码信号中同步脉冲提取方法的研究

摘要：

首先对B码信号进行了详细地码型介绍和理论分析,然后提出了一种利用嵌入式技术来提取B码信号中同步脉冲的方法.该设计的核心部分是一片CPLD芯片,其内部实现了B码同步脉冲上升延的提取,脉冲宽度调制等功能.对设计过程中出现的关键问题,如脉冲宽度检测和毛刺信号的消除,本文提出了解决方法,并给出了仿真结果.与传统的方法相比,该设计方案具有精度高,体积小,成本低,工作稳定等优点.

关键词：IRIG-B码、CPLD、硬件描述语言、Verilog、HDL、VHDL

所属期刊栏目：35

分类号：TP274(自动化技术及设备)

在线出版日期：2005-11-10（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：113-116