嵌入式存储器自修复电路的设计与仿真

摘要：

介绍了一种存储器自修复电路的仿真设计,其中内建自测试模块中的地址生成器采用LFSR设计,它面积开销相当小,从而大大降低了整个测试电路的硬件开销.而内建自修复模块采用基于一维冗余(冗余行块)结构的修复策略设计.通过16×32比特 SRAM自修复电路设计实验验证了此方法的可行性.

关键词：嵌入式存储器、SRAM、线性反馈移位寄存器(LFSR)、自测试、自修复

所属期刊栏目：30

分类号：TP343;TM133(计算技术、计算机技术)

在线出版日期：2010-05-04（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：14-17