基于FPGA的随机衰落及硬件实时统计实现

摘要：

针对传统信道模型仅对多径衰落进行统计建模的问题,建立了路径损耗、阴影衰落、莱斯(Rice)衰落和瑞利(Rayleigh)衰落等多种信道衰落模型,提出并实现了一种基于现场可编程逻辑门阵列(Field-Programmable Gate Array,FPGA)的无线信道衰落实时模拟方法,该方法可精确复现瑞利、莱斯和阴影衰落等随机衰落.在此基础上,设计实现了一种硬件实时统计随机信号幅值分布的辅助方法.硬件实测结果表明,基于本文方法输出的信道衰落幅值分布、硬件实时统计结果均与理论分布吻合,有效验证了本文信道衰落模拟和硬件实时统计方法的有效性.因此,该方法可用于辅助模拟真实传播环境对无线信号的随机衰落影响.

关键词：信道模型、FPGA、幅值分布、莱斯衰落、阴影衰落

所属期刊栏目：27

分类号：TN919

资助基金：国家重大科学仪器设备开发专项;国家自然科学基金;江苏省物联网与控制技术重点实验室基金

在线出版日期：2020-06-30（万方平台首次上网日期，不代表论文的发表时间）

页数：共6页

页码：71-76