10.3969/j.issn.1673-5048.2011.05.015
一种可扩展的并行处理器模型设计及性能评估
开发和设计并行处理器是一种有效提高图像处理速度的方法。本文分析了国内外近年来各种并行处理器的发展状况,提出了一种可扩展的面向图像处理的并行处理器架构(EPIP)和专用指令集。该架构复用多个流处理单元(SP)以单指令多数据流方式组织充分实现了数据级并行。单个流处理单元内采用超长指令字(VLTW)技术和并行多线程技术(SMT)分别实现指令级并行和任务级并行。专用指令集支持对私有寄存器和共享寄存器的混合寻址。利用SystemVerilog对该架构进行时钟精确建模,并将常见图像处理算法在该结构上进行了映射。最后给出了EPIP初步的性能评估结果。
并行处理器、图像处理、微体系结构、SystemVerilog、仿真模型
TP338.6(计算技术、计算机技术)
航空科学基金20080179002
2012-04-21(万方平台首次上网日期,不代表论文的发表时间)
共6页
56-61