基于FPGA的高速AD采样设计

摘要：

随着雷达技术及现代宽带通信技术的发展,高速ADC在数字化宽带接收器的设计中起了重要作用.本文提出基于FPGA的高速AD采样设计,给出了基于FPGA的高速采样时钟设计方案以及 FPGA 对时钟芯片AD9516_4与ADC的配置设置,并对采样结果有效位数进行测定.结果证明该设计灵活、简单、通用性强.

关键词：FPGA、高速AD、AD9516_4有效位数

分类号：TN911.7

在线出版日期：2010-05-12（万方平台首次上网日期，不代表论文的发表时间）

页数：共5页

页码：35-39