多核SoC中外部存储器并行访存控制器设计

摘要：

当前外部存储器的带宽不断提高,文章针对多核片上系统(system-on-a-chip,SoC)工作过程中多个处理器核需要同时访问外部存储器的问题,设计了一种支持片内多运算单元并行访问同一外部存储器的接口结构.该并行访存控制器利用外部存储器与单个运算单元间的带宽差异实现并行访存,针对任务访存特点,采用多种并行访存方式,使用两级仲裁结构对任务进行仲裁.经测试,在使用DDR3作为外部存储器时,满载情况下,该并行访存控制器对外部存储器的平均带宽利用率最高能够达到84.738％,实际任务执行过程中平均带宽利用率最高能够达到54.653％.

关键词：多核系统;外部存储器;并行访存;时分复用;任务仲裁

所属期刊栏目：44

分类号：TN402(微电子学、集成电路（IC）)

资助基金：国家自然科学基金资助项目61874156

在线出版日期：2021-11-05（万方平台首次上网日期，不代表论文的发表时间）

页数：共6页

页码：1353-1358