深亚微米并行CRC32编码芯片的设计和实现

摘要：

在分析CRC编码算法的基础上,从传统的串行编码算法着手,推导出适合高速通信的并行算法,通过FPGA(现场可编程门阵列)验证确保算法代码的逻辑功能正确;采用中芯国际simc18(180 nm工艺库)实现了并行CRC32编码芯片的设计.该设计具有编码速度快、占用资源少、低功耗、易于量产等优点.

关键词：CRC32、并行、FPGA、Design Compiler、Soc Encounter

所属期刊栏目：34

分类号：TP33.1(计算技术、计算机技术)

资助基金：河北省自然科学基金资助项目F2009000226;河北省教育厅科学研究计划项目2008308

在线出版日期：2014-03-20（万方平台首次上网日期，不代表论文的发表时间）

页数：共5页

页码：89-93