10.3969/j.issn.1006-3080.2006.08.024
基于2-5混值编码的十值乘法器
通过对十值逻辑编码技术的研究,发现2-5混值编码方案能有效抑制冗余态,使一位十值信号的编码效率达到100%.提出了2-5混值编码方案,借助T运算,推导出2-5混值/十值T门的逻辑函数表达式及电路结构;根据真值表,利用T门,设计了2-5混值/十值乘法器.在PSPICE9.0环境下,采用0.5μm CMOS工艺,对所设计的电路进行计算机模拟,验证了其逻辑功能的正确性.
2-5混值编码、T门、十值乘法器、电路设计
32
TN79(基本电子电路)
国家自然科学基金60273093;国家自然科学基金Y104135
2006-09-11(万方平台首次上网日期,不代表论文的发表时间)
共5页
1002-1006