基于FPGA+DSP的北斗信号快速捕获算法设计与实现

摘要：

为了解决北斗卫星接收机中传统并行频率捕获算法傅里叶变换需要处理的数据量大而影响卫星信号捕获速度的问题,提出了一种基于相干降采样的北斗信号快速捕获算法.利用FPGA+DSP(高速数字信号处理器+现场可编程逻辑门阵列),在传统的并行频率捕获算法中加入相干降采样模块,当信号进行载波剥离和伪码剥离后,通过降低采样频率的方式减小傅里叶变换需要处理的数据量,再对卫星信号进行三维搜索.结果表明,理论上所提算法计算量减少了80％以上,对实际北斗信号进行捕获时,平均每颗星的捕获时间为9.95 ms,内存资源消耗相比于传统并行频率捕获算法减少了42％.因此,新算法能在节约资源的同时有效提高捕获速度,可为进一步提高软件接收机的捕获性能提供参考.

关键词：测试计量仪器、北斗、快速捕获、相干降采样、现场可编程逻辑门阵列(FPGA)、数字信号处理器(DSP)

所属期刊栏目：41

分类号：TN967.1

资助基金：中央高校基本科研业务费专项;南京航空航天大学研究生创新基地实验室开放基金项目

在线出版日期：2020-12-16（万方平台首次上网日期，不代表论文的发表时间）

页数：共9页

页码：477-485