一种高性能全差分运算放大器的设计

摘要：

设计了一种具有高增益、大带宽的全差分折叠式共源共栅增益自举运算放大电路,适用于高速高精度流水线模数转换器余量增益电路(MDAC)的应用,增益自举运算放大器的主放大器和子放大器均采用折叠式共源共栅差分结构,并且主放大器采用开关电容共模反馈来稳定输出电压,该放大器工作在5.0V电源电压下,单端负载为2 pF,采用华润上华(CSMC)0.5 μm 5 V CMOS工艺对电路进行仿真测试,结果显示该运放的直流增益可达到126.3 dB,单位增益带宽为316MHz.精度为0.01％时的建立时间为4.3 ns.

关键词：流水线ADC、增益自举、折叠共源共栅、采样电路

所属期刊栏目：33

分类号：TN432(微电子学、集成电路（IC）)

在线出版日期：2012-04-27（万方平台首次上网日期，不代表论文的发表时间）

页数：共6页

页码：50-55