探测器图像中值滤波算法的FPGA设计与实现

摘要：

为解决上位机软件进行中值滤波算法对安检图像预处理速度有限问题,针对探测器的数据发送方式,利用现场可编程门阵列(FPGA)的并行处理能力,对中值滤波算法进行流水线设计,并通过硬件描述语言Verilog进行设计实现.实验证明,改进的算法在处理速度上比传统的冒泡算法提高了70％左右.

关键词：探测器、安检图像、现场可编程门阵列、中值滤波

所属期刊栏目：27

分类号：TP391(计算技术、计算机技术)

资助基金：北华航天工业学院科研项目KYPT-2014-01;河北省科技厅科研项目15210131

在线出版日期：2017-11-28（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：1-3