集成电路UVM验证环境典型结构设计

摘要：

UVM作为通用的验证方法学,可以利用其为待测模块DUT(Design under Test)搭建验证环境并进行验证.由于UVM是一个通用整体结构,适用于所有待测模块,在详细设计时需要一定时间考虑各组件的具体功能设计.将待测模块按照功能和类型分为总线协议、控制和算法3种类型,根据待测模块类型细化reference model和scoreboard的设计,提出典型的UVM验证环境结构.利用该UVM验证环境结构,验证工程师在整体架构下,重点考虑特殊功能部分的设计,可以缩短验证环境系统结构的设计时间.

关键词：UVM、验证环境、总线协议、算法模块、控制模块

所属期刊栏目：36

分类号：TN47(微电子学、集成电路（IC）)

在线出版日期：2022-04-21（万方平台首次上网日期，不代表论文的发表时间）

页数：共6页

页码：135-140