基于V93000的现场可编程门阵列测试时间优化方法

摘要：

对于现场可编程门阵列FPGA, 测试配置时间远大于加测试向量的时间, 为实现FPGA快速配置测试, 本文提出了一种FPGA测试时间优化方法:采用Advantest公司V93000自动测试设备, 通过在一个周期内加载4行配置向量对电路配置比特流的测试时间进行优化 (即4X配置方式), 并结合FPGA多帧写位流压缩方法对电路测试配置的编程加载时间进行优化;以Xilinx公司Virtex-7系列FPGA-XC7VX485T为例进行了测试验证, 测试数据表明:采用V93000SoC测试系统的4X配置方式, FPGA的单次配置时间减少了74.1％;为了满足量产测试对于测试时间的要求, 进一步提出V93000的4X配置方式与FPGA的位流压缩相结合的方法, FPGA的单次配置时间由1.047s减少到47.834ms, 测试时间压缩了95.5％.该方法有效减少了FPGA单次测试时间, 提高了在系统配置速度.

关键词：自动测试设备、现场可编程门阵列、4X配置方式、多帧写位流压缩、测试配置时间

所属期刊栏目：33

在线出版日期：2019-05-31（万方平台首次上网日期，不代表论文的发表时间）

页数：共5页

页码：88-92