基于FPGA的全同步数字频率计的设计与实现

摘要：

利用全同步频率测量原理,通过FPGA(Field Programmalbe Gata Array)芯片,运用VHDL语言编程设计一个全同步数字式频率计,消除了±1的计数误差,测频范围在DC～100MHz,给出了各模块的VHDL设计方法和仿真波形.并且可以利用FPGA芯片构成系统板,具有较高的实用性和可靠性.

关键词：FPGA、全同步、频率计、VHDL语言

所属期刊栏目：22

分类号：TP27(自动化技术及设备)

资助基金：湖南省教育厅资助项目04C512;湖南科技学院校科研和教改项目

在线出版日期：2008-05-28（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：99-102