10.3969/j.issn.1000-2375.2012.03.026
一种低噪声高PSRR的LDO线性稳压器
介绍了 LDO线性稳压器的系统组成原理,分析了系统的电源电压抑制比(PSRR)以及噪声与电路结构的关系,在此基础上,对LDO的核心电路模块进行了设计,并基于0.5μm标准CMOS工艺,运用Cadence平台进行了模拟仿真和验证.测试结果表明:该LDO的PSRR最低约为-45 dB@1 MHz,最高约为-75 dB@217 Hz;输出电压噪声在10 Hz频率以下约为0.78 μV(P-P),在10 Hz至l00 kHz频率范围内约为0.1 μV(RMS),能满足低噪声和高PSRR应用的要求.
线性稳压器、低噪声、电源电压抑制比
34
TN431.1(微电子学、集成电路(IC))
湖北省教学研究项目2009164
2012-11-27(万方平台首次上网日期,不代表论文的发表时间)
共6页
360-364,372