超前滞后型数字锁相环LL-DPLL在FPGA/CPLD中的实现

摘要：

研究超前滞后型数字锁相环的系统原理.讨论了数字信号在3个功能模块超前滞后的原理,给出了它们在FPGA/CPLD中实现的方式,为需要全数字锁相环控制的设备提供了一种可行的电路设计方案.

关键词：数字锁相环、FPGA/CPLD、数字鉴相器、数字环路滤波器、数控振荡器

所属期刊栏目：31

分类号：TN801(无线电设备、电信设备)

在线出版日期：2010-03-08（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：360-362