全息存储通道中的一种有效维特比检测器的设计

摘要：

基于现有的在全息存储通道中使用的6∶8等重调制码的维特比检测器(Viterbi detector, VD)方案,提出了一种能显著地降低2码元交换错误事件发生率的VD方案(称之为PVD方案).仿真实验结果显示,与原VD方案相比,使用3比特量化器的PVD方案,在原始误码率为10-3处能获取3.4 dB的检测增益.此外,在软件平台MAX+PlusⅡ上验证了用硬件描述语言设计的PVD方案,为使用复杂可编程逻辑器件实现PVD方案奠定了基础.

关键词：全息存储、等重调制码、维特比算法、路径度量、复杂可编程逻辑器件

所属期刊栏目：26

分类号：TN911

资助基金：国家重点基础研究发展计划973计划G1999033006

在线出版日期：2004-10-21（万方平台首次上网日期，不代表论文的发表时间）

页数：共5页

页码：208-212